① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-235288

50 Int. Cl. 5

識別記号 庁内整理番号 ❸公開 平成3年(1991)10月21日

G 11 C 11/407

8323-5B G 11 C 11/34 354 F

審査請求 未請求 請求項の数 12 (全14頁)

69発明の名称 半導体装置

> 21)特 願 平2-28559

(22)出 願 平2(1990)2月9日

磯 **H** 正 典 東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

72)発 明 者 衛 媵 潤 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

東京都小平市上水本町5丁目20番1号

の出 願 人 日立超エル・エス・ア

イ・エンジニアリング

株式会社

39代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 細 本

- 1. 発明の名称 半導体装置
- 2.特許請求の範囲
 - 1. メモリ回路、ロジック回路の少なくとも一つ を含む機能回路、該機能回路の動作速度を測定 する手段、該機能回路の電源電圧を制御する手 段を有し、該機能回路の動作速度の測定結果に より該機能回路の電源電圧を設定することを特 徴とする半導体装置。
 - 2. 上記機能回路の動作速度を測定する手段は、 該機能回路の信号入力用の端子及び信号出力用 の端子であることを特徴とする特許請求の範囲 第1項記載の半導体装置。
 - 3. 上記機能回路の動作速度を測定する手段は、 インパータを多段に縦続接続したインバータ列 と、該インバータ列の信号入力用の端子及び信 号出力用の端子であることを特徴とする特許請 求の範囲第1項記載の半導体装置。
 - 4. 上記機能回路の動作速度を測定する手段は、

複数のインパータを用いたリング・オシレータ とその出力用の端子であることを特徴とする特 許請求の範囲第1項記載の半導体装置。

- 5. 該電源電圧を制御する手段は該機能回路の電 源電圧を設定するための複数の基準電圧の発生 手段と複数のヒューズを有し、該ヒューズを選 択的に切断することにより該電源電圧を制御す ることを特徴とする特許請求の範囲第1項記載 の半導体装置。
- 6. 該電源電圧を制御する手段は該機能回路の電 源電圧を設定するための複数の基準電圧の発生 手段と複数のポンディングパッドを有し、チッ プ組み立て時該ポンディングパッドを選択的に ポンディングすることにより該電源電圧を制御 することを特徴とする特許請求の範囲第1項記 載の半導体装置。
- 7. 該電源電圧を制御する手段は、該機能回路の 電源電圧を作るための基準電圧発生回路、その 出力を受けて該電源電圧を作るバッファ回路、 該パッファ回路の複数の帰還抵抗及び複数のヒ

ューズを有し、該ヒューズを選択的に切断する ことにより、該帰還抵抗を切り換え該電源電圧 を制御することを特徴とする特許請求の範囲第 1 項記載の半導体装置。

- 8. 該電源電圧を制御する手段は、該機能回路の電源電圧を設定するための基準電圧発生回路、その基準電圧を分圧する複数の抵抗及び複数のヒューズを有し、該ヒューズを選択的に切断することにより、該抵抗を切り換え該基準電圧を制御することを特徴とする特許請求の範囲第1項記載の半導体装置。
- 9. 該ヒューズに切断用のMOSFET及び該MOSFETの端子電圧を制御するパッドを設けたことを特徴とする特許請求の範囲第5項、第7項、第8項記載の半導体装置。
- 10.メモリ回路、ロジック回路の少なくとも一つを含む機能回路、該機能回路の電源電圧を測定する手段、該機能回路の電源電圧を制御する 手段を有し、該機能回路の電源電圧の測定結果 により該機能回路の電源電圧を設定することを

しかし、上記従来技術では製造条件によるチップ間の動作速度のバラツキについて充分考慮がなされていない。メモリの動作速度の高速化は著しく、これらを使うシステムも年々高速化されている。しかし、多数のメモリを使うシステムにおいては、メモリチップ間で動作速度にバラツキがあるとシステムを設計するとき、予めマージンを高されば難しくなる。

本発明はチップ間で動作速度をそろえることが できる半導体装置を提供することにある。

[課題を解決するための手段]

上記目的は、チップ内に回路の動作速度または電源電圧を測定するための手段と、チップ内の電源電圧を制御する手段を設け、回路の動作速度または電源電圧を測定しその結果によりチップ内の電源電圧を制御することにより達成される。

【作用】

上記動作速度または電源電圧を測定するための 手段を用いてチップ内の動作速度または電源電圧 特徴とする半導体装置。

- 11. 上記機能回路の電源電圧を測定する手段は 該電源電圧を作るバッファ回路の出力用の端子 であることを特徴とする特許請求の範囲第10 項記載の半導体装置。
- 1 2 . 上記機能回路の電源電圧を測定する手段は 電源電圧を設定するための複数の基準電圧の発 生手段の出力端子であることを特徴とする特許 請求の範囲第10項記載の半導体装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は半導体装置の性能改善に係り、特にチップ間で動作速度をそろえることができる半導体装置に関する。

【従来の技術】

特開昭57-172761号、特顧昭56-168698号などに メモリチップ内に設けた電圧変換手段により、外 部電源電圧を低くして、チップ内の微細素子を動 作させる技術が開示されている。

[発明が解決しようとする課題]

を測定し、その結果により動作速度が目標とする 値となるようにチップ内の電源電圧を変えるので チップ間の動作速度のバラツキを低減できる。

【実施例】

本発明の回路の動作速度を測定し、電源電圧を 制御する実施例を第1図~第12図を用いて説明 し、回路で使う電源電圧を測定し、電源電圧を制 御する実施例を第13図~第22図を用いて説明 する。

本発明の一実施例を第1図を用いて説明する。 同図で10は半導体チップ、40はメモリあるい はロジック回路、20はメモリあるいいはメーロンジック回路、20はメモリあるのか作速度を測定する手段、30はメープカーのの動作速度を制御する手段である。一般にて変わるを観響を開発して変化に高くなると動作速度が高いる。本実施例は、DRAMでは電源電圧が高くなると動作速度が速によることが知られて速度を制御して回路の動作速度測定手段によりなわち、チップ完成後に動作速度測定を制力を、チップ完成後に動作速度測定を制力を、チップ完成後に動作速度測定をある。 り各チップ毎に動作速度を測定する。次に、その 結果によりチップ内の電源電圧を、動作速度が目標の値となるように制御する。これにより、チッ プ間で動作速度のバラツキを低減することができ る。従って、システム設計が容易となり、システ ムの高速化も可能となる。

第4図は本発明の他の実施例である。本実施例 では、回路の動作速度は、チップ内に設けたリン グオシレータの発掘周波数を測定することにより モニタする。第4図で10は半導体チップ、40 はメモリもしくはロジック回路、30はメモリも しくはロジック回路で使う電源電圧を制御する手 段である。また、110はリングオシレータで、 80はその発振周波数を測定するためのパッドで ある。同じチップ上に設けた回路40とリングオ シレータ110は動作速度が同様にばらつく。し たがって、リングオシレータ110の発掘周波数 を測定することにより回路40の動作速度を推定 できる。従って、本実施例ではリングオシレータ の発振周波数を測定し、その結果により電源電圧 制御手段30でチップ内の電源電圧を制御し回路 の動作速度を目標とする値にそろえる。これによ り、チップ間の動作速度のバラツキを低減でき、 システムを高速化できる。また、本実施例ではり ングオシレータの発振周波数により回路の動作速 度をモニタするので測定が容易である。

となり、システムの高速化も可能となる。

懲3回は本発明の他の実施例である。本実施例 では回路の動作速度はチップ内に設けた縦続接続 のインバータの遅延時間を測定することによりモ ニタする。第3図で10は半導体チップ、40は メモリもしくはロジック回路、30はメモリもし くはロジック回路で使う電源電圧を制御する手段 である。また、90は縦続接続したインバータ列 で、70、80は動作速度測定用パッドである。 同じチップ上に設けた回路40とインバータ列9 Oは動作速度が同様にばらつく。従って、インパ ータ列90の遅延時間を測定することにより回路 40の動作速度を推定できる。従って、本実施例 ではインバータ列の遅延時間を測定し、その結果 により電源電圧制御手段でチップ内の電源電圧を 制御し回路の動作速度を目標とする値にそろえる。 従って、チップ間で動作速度のバラツキを低減す ることができ、システムを高速化することができ る。また、本実施例ではインバータ列を使って動 作速度をモニタするので測定が容易である。

本発明の一実施例を第5図に示す。

本実施例ではメモリ回路で使う電源電圧の制御方法について示している。

同図(a)で10は半導体チップである。1はメ モリセル・アレイ、2はメモリセル・アレイの動 作を制御する周辺回路である。100はメモリ回 路で使う電源電圧Vレを決めるための基準電圧を 作る回路である。ここではヒューズF0~F3を 用いて基準電圧を発生するVREF発生回路6~9 を切り換える。この V REF 発生回路 6~9 ではそ れぞれ異なる基準電圧を作っている。この回路と しては第5図 (b) に示すものがある。この回路 は、トランジスタM1とM2のしきい値電圧の差 で基準電圧を作る。第5図(a)で4はチップ外 部から入力された電源電圧Vccと上記基準電圧を 用いてチップ内の電源電圧VLを作るVL発生回路 である。これを第5図(c)に示す。この回路は 基準電圧VRと抵抗R2,R3によりViを作る。 なお、A1は差動増幅器である。

第5図 (a) でPO~P3はPチャネルMOS

FET, NO~N3はNチャネルMOSFETでありスイッチを構成している。RO~R3は抵抗である。3,5はボンディングパッドであり、3はチップ外部からの電源電圧Vcc入力用、5はメモリ信号出力用(Dourパッド)である。

本実施例でのチップ内の電源電圧 V L の制御 は次のように行なう。ここで、V R E F 発生回路の 出力電圧(基準電圧)の大きさは V R 1 < V R 2 < V R 3 となっているとする。

全ヒューズを切断しない状態では、NDOが高レベル(Vcc)、ND1~ND3が低レベル(OV)となっている。従って、スイッチ用のMOSFETのPO,NOがオン、P1~P3,N1~N3がオフとなる。従って、VL発生回路に入力される基準電圧はVRoとなる。この時、VL発生回路によりVRoに対応した電圧VLが出力され、これがチップ内で使う電源電圧となる。この状態でDoutパッドを使いメモリのアクセス時間を測定する。この時アクセス時間が目標とするアクセ

のでアクセス時間のチップ間のバラツキを低減す ることができる。従って高速のシステムの設計が 容易となる。

次に第5図(b)に示すVREF発生回路を説明する。この回路はNチャネルMOSFET・M1,M2とPチャネルMOSFET・M4,M5及び抵抗R1からなる。M2は標準のしきい値電圧VTEを持つエンハンスメント形MOSFETであり、M1はVTEより高いしきい値電圧VTEEを持つエンハンスメント形MOSFETである。

以下、この回路の動作を説明する。

M4とM5とは、ゲート及びソースを共有したカレントミラー回路10を構成している。電流比(ミラー比)は、M4とM5との定数比によって決まる。M1とM2の定数が等しく、いずれも飽和領域で動作しているとすると、次の3つの式が成り立つ。

 $I_{1} = \beta_{EE} (V_{1} - V_{TEE})^{2} / 2$ $I_{2} = \beta_{E} (V_{1} - V_{R} - V_{TE})^{2} / 2$ $I_{2} = V_{R} / R_{1}$

ス時間より大きかった場合は、例えばヒューズド
0とF2を切断する。これにより、ND0は低レベル、ND2は高レベルになりP0,N0はオフ、
P2,N2はオンとなる。従って、V、発生回路
にVR2が入力され、V」はVR。が入力されていた
時よりも上昇する。通常、DRAMでは電源で圧が高くなる。従ってス時間は速くなる。従ってといたとり、フクセス時間はVR。が入力されていたときまり、公司では、できる。これによりアクセス時間に近づけることができる。
基準電圧がVR。の時のアクセス時間が、目標より小さい場合は、VR。を入力する。これによりV」を
発生回路には VR。を入力する。これによりV」を

基準電圧発生回路を多数設け、この電圧とアクセス時間の関係を予め明らかにしておけば、アクセス時間をより正確に目標値に近づけることができる。

以上述べたように本実施例によれば、アクセス 時間をチップ完成後に目標に合わせて調整できる

ここで β RE は M 1 のチャネルコンダクタンス、 β E は M 2 のチャネルコンダクタンス、 V_1 は J ード 1 の電圧である。これらの式より、

ミラー比 $\alpha = 1$ ($I_1: I_2 = \alpha: 1$)

 $\beta EE = \beta E$

として計算すると、

 $V_R = V_T E E - V_T E$

となり、M1とM2とのしきい値電圧の差を基準 電圧VRとすることができる。

第5図(c)に示すVL発生回路を説明する。

この回路は差動増幅器A1、PチャネルMOS FET・M6、抵抗R2、R3より成る。以下、 この回路の動作を説明する。

ここで差動増幅器 A 1 の増幅度をG 1 としM 6 の増幅度をG 2 とすると、差動増幅器 A 1 と M 6 の全体の増幅度 G は

 $G = G \cdot 1 \cdot G \cdot 2$

となる。この時出力電圧Ⅴレは、

 $\{G \cdot R \ 3 / (R \ 2 + R \ 3) - 1\} V_L = G \cdot V_R$ $V_L = G \cdot V_R / \{G \cdot R \ 3 / (R \ 2 + R \ 3) - 1\}$ $= V_R / (R 3 / (R 2 + R 3) - (1 / G))$ $= (R 2 + R 3) \cdot V_R / R 3$

となる。ただし、G≥1とする。

以上のように、内部電源電圧 VLは基準電圧 VR を抵抗 R 2 及び R 3 で分割した値に設定できる。

本発明の他の実施例を第6図に示す。本実施例は基準電圧発生回路の切り換えを、チップをパッケージに実装するときのボンディングによって行なうものである。従って、基準電圧発生回路を切り換える部分以外は第5図に示す実施例と同一である。第6図において、20,21,22,23は基準電圧発生回路切り換え用のボンディングパッドである。この回路での電源の切り換えは次のようにして行なう。

ここで、第5図と同様にVREF発生回路の出力 電圧(基準電圧)の大きさは

 $V_{R_1} < V_{R_0} < V_{R_2} < V_{R_3}$

となっているとする。全パッドをボンディングしない状態では、NDOが高レベル (Vcc)、ND 1~ND3が低レベル (OV)となっている。従

なり、アクセス時間を目標とする値に近づけることができる。

以上述べたように本実施例によれば、チップ実装時に基準電圧切り換え用ポンディングパッドを選択的にポンディングしてチップ内の電源電圧を制御し、アクセス時間をそろえるのでアクセス時間のチップ間のバラツキを低減することができる。従って、システムの高速化が図れる。

第7回は本発明の他の実施例である。本実施例はチップ内の電源電圧をメモリセル・アレイ用VL。と周辺回路用VL」に2種設けた点が第5回と異なる。それ以外の回路構成は第5回に示す実施例と同一である。第7回で、VL。はメモリセル・アレイに供給する電源電圧、VL」は周辺回路に供給する電源電圧である。VL。はVL。発生回路、VL」はVLュ発生回路によりそれぞれ作る。VL。発生回路用の基準電圧はVREF」。発生回路~VREF」。発生回路~VREF」。発生回路~VREF」。発生回路~VREF」。発生回路~VREF」。発生回路~VREF」。

って、VL発生回路に入力される基準電圧はVRoとなる。この時、VL発生回路によりVRoに対応した電圧VLが出力され、これがチップ内で使う電源電圧となる。この状態でDoutパッドを使いメモリのアクセス時間を測定する。このアクセス時間を測定する。このアクセス時間を測定する。このアクセス時間を測定する。このアクセス時間を測定する。ときばパッド20を接地端子にボンディングするときが入り、CL発生回路にVRoが入力され、VL発生回路にVRoが入力され、VL発生回路にVRoが入力され、VL発生回路にVRoが入力され、VLによりも上昇する。通常に、CO場合はVRoが入力されていた時よりも上昇する。通常に、CO場合はVRoが入力されていた時高くならとアクセス時間を目標とする。佐に近づけることができる。

また、基準電圧がVR。の時のアクセス時間が、 目標より小さい場合はパッド20を接地端子にボ ンディングし、パッド21を電源端子に接続する。 これにより、VL発生回路にはVR、が入力され、 VLは低くなる。したがってアクセス時間は遅く

ーズを切断せず V REFoo 発生回路、 V REFoo 発生回路の基準電圧を用いて作った電源電圧をメモリセル・アレイ及び周辺回路に供給する。 次に、この電圧でのメモリの動作速度を測定する。この結果を用いて、第5回に示す実施例のようにメモリセル・アレイ用、周辺回路用の V REF発生回路を切り換える。

通常、DRAMではメモリセル・アレイの占有 面積が大きいので、チャプリセル・ウさも微細イに メモリセル・アレイでは関連を出ります。。 そのためメモリセル・る。をででは、アレイと を用いる。をでは、アレイと関連をは、ででででででででででででででででででででででででででででででででででいる。 変圧をアレイの動作を明らかにしてができる。 を実施例でもできるのでは、チャップでは、チャップでは、 の動作速度の関係を明らかにしてができる。 を実施例でもまず電圧と関でできる。 を実施例できる。 のバラツキを低減できる。 のバラツキを低減できる。 モリセル・アレイと周辺回路で電源電圧を独立に 供給できるのでメモリセル・アレイに用いる電源 電圧は周辺回路よりも低くでき、素子の破壊を防 ぐことができる。また、周辺回路とメモリセル・ アレイの動作速度の整合をとることができる。

第8回及び第9回は本発明の他の実施例である。 これらの実施例はアクセス時間の測定結果により VL発生回路内の帰還回路の定数を変える。これ によりチップ内の電源電圧を制御してアクセス時間を目標とする値にするものである。

第8図に示す実施例では、基準電圧 V R o 及び V R 1 は一定値とする。 V L 発生回路は帰還回路の抵抗をヒューズにより切り換えチップ内の電源電圧値を制御する。これ以外は第7図に示す実施例と同一である。第8図において V L o 、 V L 1 は次式で表される。

V_{Lo} ≒ (R2+R11) · V_{Ro} / R11 V_{L1} ≒ (R4+R12) · V_{R1} / R12 ここで、R11はノードND0と接地間の合成抵 抗、R12はノードND1と接地間の合成抵抗で

きる。従って、アクセス時間を制御することができチップ間のアクセス時間のバラツキを低減できる。

なお、第8図及び第9図で示すヒューズで切り 換える抵抗の数を多くすることにより細かくアク セス時間を制御することができる。

第10図は本発明の他の実施例である。第10図は基準電圧を切り換えるためのヒューズを切断する回路の実施例である。第10図で、点線で囲んだ回路15以外は第5図に示す実施例と同じである。

回路15において、PD1~PD6はパッドで、PD1は電源用、PD2は接地用、PD3~PD6はパッドで、6はヒューズF0~F3を切断すためのものである。全ヒューズF0~F3が接続された状態では、ノードND00~ND30は抵抗R00及びNチャネルMOSFET・N00によりほぼ電源電圧に保たれている。従って、ラッチ回路L0~L3の出力ノードND02~ND32も電源電圧となっている。これによりノードND03が電源電圧、

ある。R11及びR12は切断するヒューズを変えることにより抵抗値が変わる。これにより差動増編器への帰還電圧を変えることができ、チップ内の電源電圧VLo、VLoを制御することができる。従って、アクセス時間を制御することができる。 で、アクセス時間のバラツキを低減できる。 また本実施例では、基準電圧発生回路はメモリセル・アレイ用と周辺回路用の2個でよく、チップ寸法を小さくできる。

第9図も、基準電圧VRo及びVRiは一定値とする。VL発生同路は帰還回路の抵抗をヒューズにより切り換えてチップ内の電源電圧を制御する。
第9図においてVLo、VLiは次式で表される。
VLo = (R2+R13)・VRo/R13
VLi = (R4+R14)・VRi/R14
ここで、R13はノードNDOと接地間の合成抵抗である。R13及びR14は切断するヒューズを変えることにより抵抗値が変わる。これにより、チップ内の電源電圧VLo、VLiを制御することがで

ND13~ND33は接地電位となる。これによりMOSFET・NOがオン、N1~N3がオフとなり、VL発生回路には基準電圧VR。が入力される

基準電圧発生回路を切り換えるためのヒューズ の切断は次のように行う。

プローブを用いてパッドPD1に電源電圧を供給し、パッドPD2を接地する。ヒューズF0を切断する場合はパッドPD3を高レベルにする。これによりヒューズF0、NチャネルMOSFET・NC0を通して過大な電流が流れ、ヒューズF0が切断される。この時の電流はNチャネルMOSFET・NC0のチャネル幅、チャネル長により調整する。なお、他のヒューズを切断する場合は、それぞれのヒューズに対応したMOSFETをオンとする。

本実施例では、プローブから電圧を印加することによりヒューズを切断するので、レーザ光を使うような特別なヒューズ切断装置がいらない。また、ウエハ状態でアクセス時間の測定と基準電圧

発生回路の切り換えが同時に行えるので、**比較的** に短い時間でアクセス時間の制御ができる。

第11図及び第12図は本発明の他の実施例で ある。第11図及び第12図はVL発生回路及び VREF発生回路の帰還回路の定数切り換え用ヒュ ーズに切断用回路を設けた実施例である。第11 図はVL発生回路の帰還回路の抵抗を切り換え、 チップ内の電源電圧を制御するものである。回路 16はチップ内の電源電圧を作る VL発生回路で ある。この回路ではNチャネルMOSFET・N 0~N3をオン・オフすることにより帰還回路の 抵抗を切り換える。上記MOSFETのオン・オ フは回路15のヒューズF0~F3のいずれかを 切断することにより制御する。回路15は第10 図に示すものと同一である。本実施例によると回 路15のヒューズF0~F3を選択的に切断する ことによりVュ発生回路の帰還抵抗を変えること ができ、チップ内の電源電圧が制御できる。従っ て、アクセス時間のチップ間のバラツキを低減で きる。また、 VREF発生回路は1個あればよく、

同図(a)で10は半導体チップ、40はメモリあるいはロジック回路、120はチップ内電源電圧を測定する手段、30はチップ内電源電圧を制御する手段である。

本実施例では予めチップ内電源電圧と回路の動 作速度の関係を調べておく。この時、チップの加 工状態(例えばMOSFETのチャネル長Lgの 大小)をパラメータとして調べておく。つぎに、 チップ完成後にチップ内電源電圧測定手段により チップ毎にチップ内電源電圧を測定する。この測 定結果をもとに回路の動作速度を推定し、目標の 動作速度となるようにチップ内電源電圧を設定す る。具体的には、例えばLgをパラメータとして チップ内電源電圧と動作速度の関係を調べ、第1 3 図(b)に示すような図を作る。目標とする動 作速度を同図に示す範囲にする場合、例えばMO SFETのLgが大きくなっている場合は特性曲 線71を用いてチップ内電源電圧を61の範囲に、 またLgが小さくなっている場合は特性曲線72 を用いて62の範囲に設定する。但し、特性曲線

チップ寸法を小さくできる。

第12図はVREF発生回路の帰還回路の抵抗を切り換えてチップ内の電源電圧を制御するものである。回路17は基準電圧発生回路である。この回路・オフすることにより抵抗R10~R13を切り換える。このMOSFETのオン・オフは回路15のヒューズF0~F3を切断する。とは第10図に示すものと同一である。本実施例によると回路15のヒューズF0~F3を切断することにより基準電圧を制御できる。以上発生回路の出力電圧が制御できる。したがって、VL発生回路の出力電圧が制御できる。また、VREF発生回路は1個でよく、チップ寸法を小さくできる。

第13回は本発明の他の実施例である。本実施例ではチップ内の回路で使う電源電圧 (ここではチップ内電源電圧という)を測定し、その結果によりチップ内電源電圧を制御する。

は必要とする特度に応じて種々のLgや他のプロきい値電圧Vt)の値、あるはは温度特性に対対場合いは温度特性なう場所を予め用意する。自動テストを行なの関係をテップ内電源電圧の関係なテーブルとしてテスタ内に用意する。に示すの関係なテーブルと目標となるための関係がある。以上の最大値である。というでは、最小値で動作速度のように、本実施例でより、以上のように、をではができる。従って、というである。にはができる。にはいる。というできる。になる。というできる。になる。というできる。になる。というできる。になる。

第14図は本発明の他の実施例である。同図で 11はチップ内電源電圧 V L 測定用パッド、60 ~63は基準電圧 V R 測定用パッドである。 なお、 上記測定用パッド以外は第5図(a)に示す実施 例と同一である。本実施例でも、まずチップ内電 源電圧あるいは基準電圧を測定する。これをもと にメモリの動作速度を推定しチップ内電源電圧を 設定する。このチップ内電源電圧の設定は、ヒュースドロ~F3のうちのいずれかを切断するとはより異なる基準電圧を作る。数種の基準電圧を 生回路の電圧を設定する。したがって、あられてもの決めた目標とするチップ内電源電圧を かじめ決めた目標とするチップ内電源電圧を が電圧を作る基準電圧発生回路と低い電圧を 基準電圧発生回路を多数設けておけばアクを 基準電圧発生回路を 基準電圧をチップ完成後に目標にあわせて調整できる。 はってアクセス時間のチップ間のパラツキを低減 することができる。

第15図は本発明の他の実施例である。同図で 11は V L 測定用パッド、60~63は V R 測定用 パッドであり、それ以外は第6図に示す実施例と 同一である。本実施例はチップ内電源電圧を測定 した後の基準電圧発生回路の選択にボンディング パッドを用いる・20~23のボンディングパッドのうちいずれかを高電位あるいは低電位とする ことにより基準電圧発生回路を選択する。これに より V L を制御する。従って本実施例によっても、

第18図は本発明の他の実施例である。同図で 22,23はVL測定用パッド、60,61はVR 測定用パッドであり、それ以外は第8図に示す実 施例と同一である。本実施例ではチップ内電源電 圧の測定後のチップ内電源電圧の設定はVL発生 回路の帰還抵抗を変えることによって行なう。す アクセス時間をチップ完成後に目標にあわせて調整でき、アクセス時間のチップ間のバラツキを低減することができる。

第17図は本発明の他の実施例である。本実施 例は基準電圧発生回路の選択をヒューズ、ボンディングパッドのどちらを用いてもできるようにし たものである。同図で、ヒューズF0~F3と抵

なわち帰還回路内のヒューズF00~F03(F 10~F13)のいくつかを切断することにより 帰還電圧を変えてVLo、 VLuを制御する。従って 本実施例によってもアクセス時間をチップ完成後 に目標にあわせて調整できるのでアクセス時間の チップ間のパラツキを低減することができる。

整できるのでアクセス時間のチップ間の<mark>バラツキ</mark> を低減することができる。

第21図及び第22図は本発明の他の実施例である。第21図で11はVL脚定用パッド、60はVR脚定用パッドであり、それ以外は第11図に示す実施例と同一である。本実施例ではVLまたはVRを測定し回路15のヒューズF0~F3を選択的に切断することによりVL発生回路の帰還性を変える。これによりチップ内電源電圧を割御する。なお、ヒューズの切断には第10図と同じ切断回路を設けている。本実施例によってもアクセス時間のチップ間のバラツキを低減できる。また、VREF発生回路は1個でよくチップ寸法を小さくできる。

第22図で11はVL測定用パッド、60はVR測定用パッドであり、それ以外は第12図に示す実施例と同一である。本実施例ではVLまたはVRを測定し回路15のヒューズF0~F3を選択的に切断することにより基準電圧発生回路の帰還抵抗を変える。これにより、基準電圧を制御する。こ

ない。例えば VREF発生回路としてはバンドギャップを利用したものなどであってもよい。

【発明の効果】

以上のように、本発明によるとチップ毎に動作 速度または電源電圧を測定してチップ内の電源電 圧を変えるので、チップ間の動作速度のばらつき を低減することができる。したがって、システム を設計するときマージンを小さくでき、システム の高速化が図られる。

4. 図面の簡単な説明

第1図〜第4図は本発明の実施例の回路ブロック図、第5図は本発明の一実施例の回路図で、同図(a)は本発明をメモリに適用した実施例の回路図、同図(b)は基準電圧発生回路の回路図、第6図〜第12図、第14図〜第23図は本発明をメモリに適用した実施例の回路図、第13図は本発明の他の実施例の回路ブロック図およびチップの動作速度の制御方法の説明図である。

符号の説明

れにより V L 発生回路の出力電圧が制御でき、アクセス時間のチップ間のバラツキを低減できる。また、 V REF 発生回路は 1 個でよくチップ寸法を小さくできる。

第23図は本発明の他の実施例である。本実施例はヒューズF0~F3を選択的に切断することによりVL発生回路の帰還電圧を変える。これによりチップ内電源電圧を制御する。本実施例では第21図の回路15を用いないためチップ面積を低減できる。


以上説明した本発明の実施例においてはトランジスタはMOSトランジスタを用いたがこれはポーラ・トランジスタやバイポーラ・トランジスタやバイポーラ・トランジスタを組合を担合して、いわゆるBICMOS回路を記したのでは抗は多結晶SiやSiや日本の抵抗は多結晶SiやSiやの不純物拡散層によって実現できるが、またMのSトランジスタのようなアクティブ素子でも実現できる。さらにVL発生回路やVREF発生回路も第5図(b)や(c)に示したものに限ら

1 0 … 半導体チップ2 0 … 動作速度測定手段3 0 … 電源電圧制御手段


40…メモリあるいはロジック回路


代理人 弁理士 小川



















RO 抵抗 RI 抵抗






FIO FII FIZ


Dout 14


同迎回路


VREFI PRI


举生回路






















第 16 回






















第1頁の続き 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 @発 明 者 堀 真 志 作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 青 木 正 和 @発 明 者 作所中央研究所内 東京都小平市上水本町5丁目20番1号 日立超エル・エ 辺 桼 @発 明 者 渡 ス・アイ・エンジニアリング株式会社内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 伊 清 男 明者 藤 @発 作所中央研究所内